DDR3 SDRAMは高速操作を達成するのに二重データ転送速度の建築を使用する。二重データ転送速度の建築はである
入力/出力ピンで時計サイクルごとの2つのデータ単語を移すように設計されているインターフェイスとの8n先取りの建築。
単一の読書は単一の8nビット全体の4時計周期のデータ転送からまたは操作をDDR3 SDRAMのために書くために効果的に成っている
、1 -半分-時計周期のデータ転送入力/出力ピンで対応する内部ドラムの中心および8時nビット全体。
差動データ ストロボ(DQS、DQS#)は、DDR3 SDRAMの入力のデータ収集の使用のデータと共に、外的に送信される
受信機。DQSはWRITEsのデータと中心一直線に並ぶ。